当前位置:主页 > 衡水科技 > 文章内容

果博APP:终于有人把RISC-V解释黑了

日期:2019-11-22 浏览:

0 RISC-V和其他开放架构有何不同

如果仅从“免费”或“开放”这两点来评判,RISC-V架构其实不是第一个做到免费或开放的从事惩罚器架构。

在开始之前,我们先通过阐述几个具有代表性的开放架构,来阐发RISC-V架构的不同之处以及为什么其他开放架构没能取得充足的乐成。

0.1 布衣英雄——OpenRISC

OpenRISC是OpenCores组织提供的基于GPL协议的开放源代码RISC从事惩罚器。

OpenRISC具有以下特点:

采纳免费开放的32/64位 RISC架构。

用Verilog HDL(硬件描述语言)实现了基于该架构的从事惩罚器源代码。

具有残缺的工具链。

OpenRISC被应用到不少公司的项目之中。可以说,OpenRISC是应用非常普及的一种开源从事惩罚器实现。

OpenRISC的不够之处在于其偏重于实现一种开源的CPU Core,而非立足于定义一种开放的指令集架构,因此其架构的生长不敷残缺,指令集的定义也不具备上节中提到的RISC-V架构的长处,更加没有上升到建立专门的基金会组织的高度。OpenRISC更多的时候被认为是一个开源的Core,而非一种优美的指令集架构。此外,OpenRISC的许可证为GPL,这意味着所有的指令集改动都必须开源(而RISC-V则无此约束)。

0.2 豪门显贵——SPARC

SPARC架构作为经典的RISC微从事惩罚器架构之一,SPARC最早于1985年由Sun电脑所设计。SPARC也是SPARC国际公司的注册商标之一,这家公司于19八九年建立,目的是向外界推广SPARC架构以及为该架构进行兼容性测试。该公司为了推广SPARC的生态系统,SPARC国际公司将标准开放,并授权予多家出产商采纳,包含德州仪器、Cypress半导体和富士通等。由于SPARC架构也对外彻底开放,因此,也浮现了彻底开放源码的LEON从事惩罚器。不仅如此,Sun公司还于1994年鞭策SPARC v8架构成为IEEE标准(IEEE Standard 1754-1994)。

由于SPARC架构的初衷是面向供职器领域而设计,其最大的特点是拥有一个大型的存放器窗口,符合SPARC架构的从事惩罚器须要实现从72到640个之多的通用存放器,每个存放器宽度为64bits,组成一系列的存放器组,称之为存放器窗口。

这种存放器窗口的架构,由于可以切换不同的存放器组快速地响应函数调用与返回,因此,能够发生非常高的性能,但是这种架构由于功耗面积代价太大,而其实不适用于PC与嵌入式领域从事惩罚器。而SPARC架构也不具备模块化的特点,使得用户无法裁剪和选择。很难作为一种通用的从事惩罚器架构对商用的x86和ARM架构形成替代。

设计这种超大供职器CPU芯片又非普通公司与个人所能涉足,而有身手设计这种大型CPU的公司也没有需要投入巨大的成原本挑战x86的统治地位。随着Sun公司的衰弱,SPARC架构此刻基本上退出了人们的视野。感爱好的读者请在网络上自行搜索文章《再见SPARC从事惩罚器,再见Sun》

0.3 名校优生——RISC-V

关于RISC-V在伯克利大学出生避世的经历,本节在此不做重复赘述。

因为多年来在CPU领域已经浮现过多个免费或开放的架构,不少高校也在科研项目中推出过多种指令集架构。因此,当笔者第一次传闻RISC-V之时,以为又是一个玩具,或纯洁学术性质的科研项目而漫不经心。

直到笔者亲自通读了一遍RISC-V的架构文档,不由为其先进的设计理念所折服。同时,RISC-V架构的各种长处也得到了众多专业人士的青睐好评和众多商业公司的相继加盟。而且2016年RISC-V基金会的正式启动在业界引起了不小的影响。如此种种,使得RISC-V成为至今为止最具备革命性意义的开放从事惩罚器架构。

1 简单便是美——RISC-V架构的设计哲学

RISC-V架构作为一种指令集架构,在介绍细节之前,让我们先了解设计的哲学。所谓设计的“哲学”即是其推崇的一种计谋,譬如说我们熟知的日本车的设计哲学是经济省油,美国车的设计哲学是霸气外漏等。RISC-V架构的设计哲学是什么呢?是“小道至简”。

笔者最为推崇的一种设计原则即是:简单便是美,简单便意味着可靠。无数的实际案例已经佐证了“简单即意味着可靠的”真理,反之越复杂的机器越则越容易堕落。

所谓小道至简,在IC设计的实际工作中,笔者曾见过最简洁的设计实现安详可靠,也曾见过最繁复的设计长期无法不变收敛。最简洁的设计往往是最可靠的,在大大都的项目实践中一次次的得到考试。

IC设计的工作性质非常特殊,其最终的产出是芯片,而一款芯片的设计和创造周期均很长,无法像软件代码那样轻易的升级和打补丁,每一次芯片的改版到交付都须要几个月的周期。不仅如此,芯片的一次创造资本费用昂扬,从几十万美金到百千万美金不等。这些特性都决定了IC设计的试错资本极为昂扬,因此能够有效的降低过失的产生就显得非常的重要。